L3: Entry 3 of

File: DWPI

DERWENT-ACC-NO: 1996-24441

DERWENT-WEEK: 199625

COPYRIGHT 2003 DERWENT INFORMATION PRO

involves grinding peripheral surface of active substrate, by polish tape provided with grinding particles which slides vertically on TITLE: SOI substrate mfg method e.g. for semiconductor device surface of substrate

PRIORITY-DATA: 1994JP-0269232 (September 26, 1994)

PATENT-FAMILY

PAGES MAIN-IPC LANGUAGE PUB-DATE PUB-NO

April 12, 1996 JP 08097111 A

H01L021/02 004

INT-CL (IPC): HO1 L 21/02; HO1 L 21/304; HO1 L 2Z/12

ABSTRACTED-PUB-NO: JP 08097111A

BASIC-ABSTRACT:

The mfg method involves forming a wafer (4), by bonding a support substrate (2) and an active substrate (3). A plane grinding process is carried out on the upper surface of the active substrate. The laminating wafer is rotated when longitudinal direction.

A polish tape (7) with grinding particles is placed in perpendicular direction, on the surface of the wafer. The tape is pressed to make contact with the wafer surface along a specific direction (A), by a restraining unit (8). The tape grinds the periphery of the active substrate and removes its peripheral

ADVANTAGE - Eliminates generation of V-shaped slot. Shortens mfg. time. Prevents generation of inferior goods. DERWENT-ACC-NO: 1996-24441

DERWENT-WEEK: 199625

COPYRIGHT 2003 DERWENT INFORMATION TO S

involves grinding peripheral surface of active substrate, by polish tape provided with grinding particles which slides vertically on TITLE: SOI substrate mfg method e.g. for semiconductor device surface of substrate

PRIORITY-DATA: 1994JP-0269232 (September 26, 1994)

PATENT-FAMILY:

H01L021/02 PAGES MAIN-IPC 004 LANGUAGE April 12, 1996 PUB-DATE JP 08097111 A

INT-CL (IPC): HO1 L 21/02; HO1 L 21/304; HO1 L 27/12

ABSTRACTED-PUB-NO: JP 08097111A

BASIC-ABSTRACT:

The mfg method involves forming a wafer (4), by bonding a support substrate (2) and an active substrate (3). A plane grinding process is carried out on the upper surface of the active substrate. The laminating wafer is rotated when longitudinal direction.

A polish tape (7) with grinding particles is placed in perpendicular direction, on the surface of the wafer. The tape is pressed to make contact with the wafer surface along a specific direction (A), by a restraining unit (8). The tape grinds the periphery of the active substrate and removes its peripheral

ADVANTAGE - Eliminates generation of V-shaped slot. Shortens mfg. time. Prevents generation of inferior goods. L14 ANSWER (44)OI CAPLUS COPYRIGHT 2003 ACS

Full Text

AN 1996:350270 CAPLUS

DN 125:23971

II Manufacture of SOI wafers

N Nakayoshi, Juichi; Ishii, Akihiro

PA Kyushu Komatsu Denshi Kk, Japan, Komatsu Denshi Kinzoku Kk

SO Jpn. Kokai Tokkyo Koho, 4 pp.

CODEN: JKXXAF

DT Patent

LA Japanese

FAN.CNT 1

APPLICATION NO. DATE

PATENT NO/ WKIND DATE

) A2 19960412

JP 08097111

JP 1994-269232 19940926

PRAI JP 1994-269232 19940926

AB Support and active substrates are attached to obtain wafers, the active substrates are polished for surface planarization, the wafers are rotated in a horizontal direction, while polishing tapes are placed in vertical rubbing motion, the periphery of the wafers are contacted the polishing tapes, and pressing blocks hold the tapes for vertical polishing of the periphery of the active substrates, which are removed along with un-adhered parts.



# (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平8-97111

(43)公開日 平成8年(1996)4月12日

(51) Int.Cl.6		識別記号	庁 <b>内整理番号</b>	FI	技術表示箇所
H01L	21/02	В			
	21/304	321 M			
	27/12	В			


		審查請求	未請求 請求項の数2 書面 (全 4 頁)
(21)出願番号	<b>特顧平6-26923</b> 2	(71)出顧人	392006868
			九州コマツ電子株式会社
(22)出顧日	平成6年(1994)9月26日		宮崎県宮崎郡清武町大字木原1112番地
		(71)出驞人	000184713
			コマツ電子金属株式会社
			神奈川県平塚市四之宮2612番地
		(72)発明者	中▲吉▼ 雄一
			宮崎県宮崎郡漕武町大字木原1112番地 九
			州コマツ電子株式会社内
		(72)発明者	石井 明洋
			宮崎県宮崎郡清武町大字木原1112番地 九
			州コマツ電子株式会社内
		(74)代理人	


### (54) 【発明の名称】 SOI基板の製造方法


## (57)【要約】

【目的】 従来技術に比し短時間で製造することができ、またV溝の発生をなくすことができるSOI基板の製造方法を提供する。

【構成】 支持基板2と活性基板3を貼り合わせて貼合せウェハ4を得る。活性基板3の上面を平面研削する。貼合せウェハ4を水平方向に回転させると共に、研磨テーブ7を垂直方向に摺動させる。貼合せウェハ4の外周部を研磨テーブ7の表面に当接させる、押え具8により研磨テーブ7を矢印Aの方向に押圧する。押え具8により研磨テーブ7が活性基板3の外周部を垂直に研磨する。活性基板3の外周部が未接着部分と共に取り除かれる。







【請求項1】 支持基板として機能する半導体ウェいた、活性基板として機能する半導体ウェハを貼り合わせてSOI基板を製造するに当たり、活件基板を平面研削した夜、該活性基板の外周部の未接着部分を除去する方法において、表面に砥粒を設けた研磨デーフを前記活性基板に対し略直角に当接させて、摺動させるようにしたことを特徴でするSOI基板の製造方法

# 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は、支持基板として機能する半導体ウェハと、活性基板として機能する半導体ウェハを貼り合わせて得られる貼合せウェハからSO1基板を製造するSO1基板の製造方法に関するものである。

# [0002]

【従来の技術】近年、高性能の牛導体デバイス用基板と 20 して、その高耐圧性や高速性などからSOI基板が要求 されており、この種の要求を満た工大面積で結晶欠陥の 少ないSOI基板は、2枚の牛導体ウェ小を貼り合わせ て得られる貼合せウェーから比較的容易に作れるように なった。従来、このような貼合せウェーからのSOI基 板の製造は、通常次に示すような工程で行われる(図3 各題)。

- (1) 活性基板 1 1 を熱処理 1、その表面に酸化膜 1 3 を形成した後、支持基板 1 2 との接合面 1 1 a に鏡面仕上げを施すっ方、支持基板 1 2の接合面 1 2 a にも鏡面仕上げを施す(図 3 (a))。
- (2) デれぞれの基板の鏡面仕上げを施した接合面11 a、12 a を洗浄、親水処理し、乾燥処理した後、まだ親水性を保持した状態でそれぞれの接合面11 a、12 a を互いに接合させる。これに再度熱処理を行うことにより活性基板11と支持基板12は互いに貼着すると共に、支持基板12側にも酸化膜13か形成される。これにより貼合せウェハ14が得られる(図3(b))。ところか、この親水処理及び乾燥処理をすることにより残留水素や水素イゴンがこの貼合せウェハ14の外間部に集まりやす「、デれが気泡を形成して未接着部(ボイト)が発生する原因となる。この未接着部は他の部位よ
- 十)が発生する原因となる。この未接着部は他の部位より強度が落ち、後のデバイス工程でチッピングやパーディクル発生の原因となる。
- (3) このため、次の工程として未接着部を含む活性基板 1.1 の外周部を研削加工により面取りする(図3
- (c)) これ時、研削加工は接合部の中間酸化膜 1/3 a を傷つけないように厚き数上μ m程度の残留層 1/1 b を残して行われる
- (4) 次に、残留層116を水酸化カリウムなどの無機。

アルカリの水溶液、またはヒベラジテなどの有機アルカ リの水溶液を用いたエッチ」がにより除去する(図3 (d))

(5) 最後に、活性基板 1 1 をさった所定の厚さまで上面研削した板、フッ酸溶液により ニュチングして支持基板 1 2 0酸化膜 1 3 を除去し、SO 1 基板 1 0 を得る (図 3 (e))

#### [0003]

【発明が解決しようとする課題】」かしたがら、このような活性基板11の外間部を面取り」た後にエッチングにより残留層11bを除去する方法においては、エッチングのサードタイムが長いため生産に時間がかかりすぎるという問題点があった。また、残留層の厚さは均一ではなく、薄い部分は他の部分より早く融けてしまい、その部分にV溝が発生するおそれがもるという問題点がもった。本発明は、上記問題に鑑みなされたもので、従来技術に比し短時間で製造することができ、またV溝の発生をなくすことができるSOI基板の製造方法を提供することを目的とするものである。

## [0004]

【課題を解決するための手段】このため本発明では、支持基板として機能する主導体ウェハと、活性基板として機能する半導体ウェハを貼り合わせてSOI基板を製造するに当たり、活性基板を平面研削した後、該活性基板の外周部の未接着部分を除去する方法において、表面に低粒を設けた研磨テープを前記活性基板に対し略直角に当接させて、摺動させるようにしたものである。

### [0005]

【実施例】以下、本発明の実施例を図面に基づいて説明する。図1は本発明に係るSOI基板の製造方法を示す模式図、図2は本発明に係るSOI基板の製造方法の製造工程を示す図、図3は従来技術のSOI基板の製造方法の製造工程を示す図である。

【0006】本実施例のSOI基板の製造方法は、貼合せウェハ4を得るところまでは上記した従来技術と同様である。すなわち、図2(a)に示すように、支持基板2を熱処理し、その表面に酸化膜5を成長させた後、親水処理および乾燥処理を経て、その上面に活性基板3を接合させる。図2(b)に示すように、接合した支持基板2と活性基板3を熱処理することにより互いに貼着させると共に、全体に酸化膜5を成長させて貼合せウェハ4を得る。図2(c)に示すように、貼合せウェハ4の活性基板3の上面を研削機により平面研削する。

【0007】次に本実施例の研磨方法を説明する。図1(a)に示すように、研磨を行う研磨デープラの表面には砥粒(図示せず)が接着剤により固着されている。また、その裏面はカイドローデーのa、6bにより支持され、活性基板に対し垂直方向に摺動するようにされている。さらに、鋭角面を有する押き基金がガイブローラー。506aと6bの間で研磨デーフテク裏面を上方から押圧で

-1

きるように設けられている。これにより、活性基板3の上面が平面研削された貼合せウェハ4を水平方向に回転させると共に、研磨デーソ7を活性基板に対し垂直方向に摺動させ、貼合せウェハ4の外周部を研磨デーソ7の表面に当接させる。この研磨デーソ7による研磨の際には、切削水9を上方から研磨面に吹きつけて行われる。この研磨工程の初期においては、研磨デーブ7の表面が活性基板3の上面から支持基板3の外周部に渡って当接する状態で研磨が開始され、押え具8を上方から押圧して矢印Aの方向に移動させながら研磨を行う。

【0008】図1(b)に示すように、研磨テープでが 垂直方向に摺動することにより、研磨テープでは押え具 8により活性基板3の外周部を垂直に研磨し、その下部 でガイドローラー6bにより中間酸化膜5a及び支持基 板2の酸化膜5の外周部に治うように適曲される。この 研磨テープでによる研磨が完了すると図2(d)に示す ように、活性基板3の外周部が取り除かれた状態となる。

【0009】活性基板3の外周部が取り除かれた貼合せウェハ4は、フッ酸溶液によりエッチングされて、図2 20 (e) に示すように支持基板2の酸化膜5が中間酸化膜5 a を残して取り除かれる。最後に図2 (f) に示すように、活性基板3の上面をさらに平面研削して薄くし、SOI基板1を得る。

#### [0010]

【発明の効果】本発明では以上のように構成したので、 従来のSOI基板の製造工程における面取り及りエッチ ングによる外周部の未接着部分の除去に替わり、この除 去をテーブ研磨により1度で行うことができるので、S OI基板の製造に大幅な時間節減を図ることができると 30 いう優れた効果がある。また、従来のエッチングと違い\*

\* 機械的なテーフ研磨によるため、外周部を除去する際に **V溝**が生じる危険性がなく、不良品の発生を防止するこ とができるという優れた効果がある

#### 【図面の簡単な説明】

【図1】 本発明に係るSOI基板の製造方法を示す模式 図である

【図2】 本発明に係るSOI基板の製造方法の製造工程 を示す図である

【図3】 従来技術のSOI基板の製造方法の製造工程を 10 示主図である

## 【符号の説明】

- 1 SOI基板
- 2 支持基板
- 3 活性基板
- 4 貼合せウェハ
- 5 酸化膜
- 5 a 中間酸化膜
- 6 a ガイドローラー
- 6 b ガイドローラー
- 0 7 研磨テーブ
  - 8 押え具
  - 9 切削水
  - 10 SOI基板
  - 11 活性基板
  - 11a 接合面
  - 1 1 b 残留層
  - 1.2 支持基板
  - 12a 接合面
  - 13 酸化膜
  - 13a 中間酸化膜
  - 14 貼合せウェハ





